Preciso de um registrador de 8 bits, com Latches e flipflops 2 contadores de 8 bits e uma máquina de estados finitos.

Entrar em contato para mais detalhes. (2 pontos) Registro de 8 bits: Desenvolva o diagrama de blocos do seu projeto.
Explique seu diagrama de blocos em seu relatório. Seu projeto pode ser hierárquico, ou
seja, blocos maiores podem ser divididos em subunidades menores até atingir os
componentes básicos alocados. Monte o registrador como arquivo final reg8a.v. Valide
seu projeto. Você precisa incluir uma captura de tela do teste de regressão usando
reg_regression.v em seu relatório.
3. (2 pontos) Contador de 8 bits: Desenvolva o diagrama de blocos do seu projeto.
Explique seu diagrama de blocos em seu relatório. Seu projeto pode ser hierárquico, ou
seja, blocos maiores podem ser divididos em subunidades menores até atingir os
componentes básicos alocados. Monte o contador como arquivo final count8a.v. Valide
seu projeto. Você precisa incluir uma captura de tela do teste de regressão usando
count_regression.v em seu relatório.
4. (2 pontos) Contador de 8 bits: Projete um segundo modelo Verilog para o contador de 8
bits. Desta vez, precisa ser um modelo comportamental usando a abordagem de três
blocos para modelar FSM introduzida nas aulas. Nomeie seu modelo como count8fsm.v.
Valide seu projeto. Você precisa incluir uma captura de tela do teste de regressão
usando count_regression.v em seu relatório.
5. (2 pontos) Máquina de Estados Finitos: Projete um modelo Verilog para o FSM
desenvolvido na questão Q9. Empregue um modelo comportamental usando a
abordagem de três blocos para modelar FSM apresentada nas aulas. Modele os
estados nesta máquina com parâmetros. Escolha qualquer abordagem de codificação
de estado desejada. Valide seu projeto com um testbench adequado. Inclua e discuta o
formato da onda em seu relatório.